#3, u. s. Pro 09/817068

# THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Eiji SHIMOSE

Filed

: Concurrently herewith

For

: METHOD AND APPARATUS FOR .....

Serial No.

: Concurrently herewith

March 26, 2001

Assistant Commissioner of Patents Washington, D.C. 20231

# SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith are Japanese patent application No. 2000-318402 of October 18, 2000 whose priority has been claimed in the present application.

Respectfully submitted

[ ]Samson Heligott Reg. Nø. 23,072

[x]Aaron B. Karas

Reg. No. 18,923

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:FUJI 18.512 BHU:priority

Filed Via Express Mail Rec. No.: EL522402490US

On: March 26, 2001

By: Brendy Lynn Belony

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.



# 日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の售類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願: 年 月 日 Date of Application:

2000年10月18日

出 願 番 号 Application Number:

特願2000-318402


富士通株式会社

# CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 2月23日

特許庁長官 Commissioner, Patent Office





#### 特2000-318402

【書類名】 特許願

【整理番号】 0000783

【提出日】 平成12年10月18日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H04L 12/44

【発明の名称】 ユニット間データ転送方法及びその装置

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 下瀬 栄司

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704678

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 ユニット間データ転送方法及びその装置

# 【特許請求の範囲】

【請求項1】 単一のメインユニットと複数のスレーブユニット間で転送データを転送するユニット間データ転送方法において、

前記メインユニットで、スレーブユニットに対する固定長の転送データを前記 メインユニットから前記複数のスレーブユニットに送信される主信号のオーバー ヘッドに多重して送信し、

前記複数のスレーブユニットで、受信した主信号のオーバーヘッドに多重され た転送データを分離し、

前記複数のスレーブユニットで、メインユニットに対する固定長の転送データ を前記複数のスレーブユニットから前記メインユニットに送信される主信号のオ ーバーヘッドに多重して送信し、

前記メインユニットで、受信した主信号のオーバーヘッドに多重された固定長の転送データを分離する

ことを特徴とするユニット間データ転送方法。

【請求項2】 複数のスレーブユニットとの間で転送データを転送するメインユニットにおいて、

割り込み情報を含む固定長の転送データを複数のスレーブユニットそれぞれに 対応するアドレスに格納する第1メモリと、

前記第1メモリから読み出された転送データを複数のスレーブユニットそれぞれに対応するアドレスに格納し、前記メインユニットから前記複数のスレーブユニットに送信される主信号のオーバーヘッドに対応するタイミングで読み出す第2メモリと、

前記第2メモリから読み出された転送データを前記主信号のオーバーヘッドに 多重して前記複数のスレーブユニットに送信する第1多重部とを

有することを特徴とするメインユニット。

【請求項3】 メインユニットとの間で転送データを転送する複数のスレー ブユニットにおいて、 受信した主信号のオーバーヘッドに多重された自ユニットに対応する転送データを分離する第1多重分離部と、

前記主信号から分離された転送データを格納する第3メモリと、

前記主信号から分離された転送データの割り込み情報から割り込みの有無を、 前記第3メモリから転送データを読み出すために検出する第1割り込み検出部と を

有することを特徴とするスレーブユニット。

【請求項4】 メインユニットとの間で転送データを転送する複数のスレー ブユニットにおいて、

割り込み情報を含む固定長の転送データを格納する第4メモリと、

前記第4メモリから読み出された転送データを格納し、前記スレーブユニットから前記メインユニットに送信される主信号のオーバーヘッドにおける自ユニットに対応するタイミングで読み出す第5メモリと、

前記第5メモリから読み出された転送データを前記主信号のオーバーヘッドに 多重して前記メインユニットに送信する第2多重部とを

有することを特徴とするスレーブユニット。

【請求項5】 複数のスレーブユニットとの間で転送データを転送するにメインユニットおいて、

受信した主信号のオーバーヘッドに多重された各スレーブユニットからの転送 データを分離する第2多重分離部と、

前記主信号から分離された転送データを格納する第6メモリと、

前記主信号から分離された転送データの割り込み情報から割り込みの有無を、 前記第3メモリから転送データを読み出すために検出する第2割り込み検出部と を

有することを特徴とするメインユニット。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ユニット間データ転送方法及びその装置に関し、ユニット間でデー

タ転送を行う方法及びその装置に関する。

[0002]

【従来の技術】

従来より、例えば加入者系伝送装置を構成する複数のユニット間で主信号の空き領域を使用して制御情報や管理情報等のデータを転送することが行われている。この場合、単一のマスタユニットから複数のスレーブユニットに対する1:n データ転送が行われ、複数のスレーブユニットから単一のマスタユニットに対するn:1データ転送が行われる。

[0003]

従来のユニット間における主信号の空き領域を使用して行う1:nのデータ転送方法(単一のマスタユニットから複数のスレーブユニットに対するデータ転送)または、n:1のデータ転送方法(複数のスレーブユニットから単一のマスタユニットに対するデータ転送)としては、ハードウエア及びソフトウエアの開発規模を少なくするため、所定ビット長データの各ビットに意味を持たせたビットオリエンテッドなデータを転送するデータ転送方法を使用していた。例えば転送データとしてmビット長データを用い、その第1ビットが第1回路の状態を表し値0のときは正常、値1のときは異常と規定し、同様に第2~第mビットそれぞれは各回路の状態を表すように規定する。

[0004]

【発明が解決しようとする課題】

加入者系伝送装置の機能拡張を図る場合には、一般的にユニット交換による機能アップが図られる。この場合、従来のようなビットオリエンテッドな転送データを用いると、例えば転送データのビット長を変更できない等、旧来のユニットとのダウンワードコンパチビリティについて制約が多く、拡張性に乏しいという問題がある。

[0005]

そこで、拡張性を大きくしようとする場合には、メッセージオリエンテッドなデータを転送することになる。これは例えば特定回路が正常または異常である旨のメッセージのパケットを転送する方法である。

[0006]

しかし、メッセージオリエンテッドな転送データとしてLAPD(Link Access Procedure for the Dーchannel)等の一般的なパケット転送を用いると、単一のマスタユニットだけでなく、複数のスレーブユニットにも可変長のメッセージを作成し、また、解読するためのCP U等のハードウエア及びソフトウエアが必要となり、複数のスレーブユニットそれぞれにおけるハードウエア及びソフトウエアの規模が大きくなり、コストアップにつながるという問題点があった。

[0007]

本発明は、上記の点に鑑みてなされたものであり、固定長のメッセージオリエンテッドな転送データを用いて1:nまたはn:1のデータ転送を行い複数のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さくできるユニット間データ転送方法及びその装置を提供することを目的とする。

[0008]

## 【課題を解決するための手段】

請求項1に記載の発明は、単一のメインユニットと複数のスレーブユニット間で転送データを転送するユニット間データ転送方法において、

前記メインユニットで、スレーブユニットに対する固定長の転送データを前記 メインユニットから前記複数のスレーブユニットに送信される主信号のオーバー ヘッドに多重して送信し、

前記複数のスレーブユニットで、受信した主信号のオーバーヘッドに多重され た転送データを分離し、

前記複数のスレーブユニットで、メインユニットに対する固定長の転送データ を前記複数のスレーブユニットから前記メインユニットに送信される主信号のオ ーバーヘッドに多重して送信し、

前記メインユニットで、受信した主信号のオーバーヘッドに多重された固定長 の転送データを分離することにより、

固定長のメッセージオリエンテッドな転送データを用いて1:nまたはn:1 のデータ転送を行うので複数のスレーブユニットにおけるハードウエア及びソフ トウエアの規模を比較的小さくできる。

[0009]

請求項2に記載の発明は、複数のスレーブユニットとの間で転送データを転送 するメインユニットにおいて、

割り込み情報を含む固定長の転送データを複数のスレーブユニットそれぞれに 対応するアドレスに格納する第1メモリと、

前記第1メモリから読み出された転送データを複数のスレーブユニットそれぞれに対応するアドレスに格納し、前記メインユニットから前記複数のスレーブユニットに送信される主信号のオーバーヘッドに対応するタイミングで読み出す第2メモリと、

前記第2メモリから読み出された転送データを前記主信号のオーバーヘッドに 多重して前記複数のスレーブユニットに送信する第1多重部とを有することにより、

固定長のメッセージオリエンテッドな転送データを用いて1:nのデータ転送を行うので複数のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さくできる。

[00.10]

請求項3に記載の発明は、メインユニットとの間で転送データを転送する複数 のスレーブユニットにおいて、

受信した主信号のオーバーヘッドに多重された自ユニットに対応する転送データを分離する第1多重分離部と、

前記主信号から分離された転送データを格納する第3メモリと、

前記主信号から分離された転送データの割り込み情報から割り込みの有無を、 前記第3メモリから転送データを読み出すために検出する第1割り込み検出部と を有することにより、

1:nのデータ転送が行われた固定長のメッセージオリエンテッドな転送データを特定のスレーブユニットで受信することができる。

[0011]

請求項4に記載の発明は、メインユニットとの間で転送データを転送する複数

のスレーブユニットにおいて、

割り込み情報を含む固定長の転送データを格納する第4メモリと、

前記第4メモリから読み出された転送データを格納し、前記スレーブユニットから前記メインユニットに送信される主信号のオーバーヘッドにおける自ユニットに対応するタイミングで読み出す第5メモリと、

前記第5メモリから読み出された転送データを前記主信号のオーバーヘッドに 多重して前記メインユニットに送信する第2多重部とを有することにより、

固定長のメッセージオリエンテッドな転送データを用いてn:1のデータ転送を行うので複数のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さくできる。

# [0012]

請求項5に記載の発明は、複数のスレーブユニットとの間で転送データを転送 するにメインユニットおいて、

受信した主信号のオーバーヘッドに多重された各スレーブユニットからの転送 データを分離する第2多重分離部と、

前記主信号から分離された転送データを格納する第6メモリと、

前記主信号から分離された転送データの割り込み情報から割り込みの有無を、 前記第3メモリから転送データを読み出すために検出する第2割り込み検出部と を有することにより、

n:1のデータ転送が行われた固定長のメッセージオリエンテッドな転送データをメインユニットで受信することができる。

#### [0013]

付記6に記載の発明は、請求項1記載のユニット間データ転送方法において、 前記メインユニットに対する固定長の転送データは、固定長の第1パケットと 、前記第1パケットの整数倍の第2パケットのいずれかであるため、メインユニ ットに対する短い転送データは第1パケットを用いて転送し、長い転送データは 第2パケットを用いて転送して効率的なデータ転送を行うことができる。

# [0014]

付記7に記載の発明は、請求項1記載のユニット間データ転送方法において、

前記主信号のオーバーヘッドに多重される転送データ内に転送データの先頭を 表す所定値データを設け、

受信した主信号から分離された転送データ内の所定値データを検出して転送デ ータの先頭を認識することにより、

スレーブユニットにおいて転送データの先頭を認識し、自ユニットに対する転送データを誤りなく受信することができる。

# [0015]

付記8に記載の発明は、請求項4記載のスレーブユニットにおいて、

前記メインユニットに対する固定長の転送データは、固定長の第1パケットと 、前記第1パケットの整数倍の第2パケットのいずれかを決定し、

決定した第1、第2パケットに応じて前記割り込み情報の値を決定することに より、

割り込み情報の値から転送データが第1パケットか第2パケットかをメインユニットで認識可能とすることができる。

#### [0016]

付記9に記載の発明は、請求項5記載のメインユニットにおいて、

前記第2割り込み検出部は、前記主信号から分離された転送データの割り込み 情報の値から、転送データが固定長の第1パケットと前記第1パケットの整数倍 の第2パケットのいずれであるかを検出することにより、

メインユニットで割り込み情報の値から転送データが第1パケットか第2パケットかを認識できる。

#### 【発明の実施の形態】

図1は、本発明のデータ転送装置における1:nデータ転送部分の一実施例のブロック図を示す。同図中、メインユニット10は例えばTS(タイムスロットインターチェンジ)である。複数のスレーブユニット12-1~12-nは例えばCH(チャネルカード)である。ここで、nは例えば240である。

#### [0017]

メインユニット10内のメモリ14はメインユニット10側からの転送データ 書き込み用メモリであり、メインユニット10は割り込み情報(例えば値が16 進表示でAAhの割り込みフラグ)を含む転送データをデータバス(SD1)からメモリ14に与え、送信相手のスレーブユニット12-i(i=1~n)に相当するアドレスをアドレスバス(SA1)からメモリ14に与え、更に、書き込みパルス(SW1)をメモリ14に与えて、上記転送データをメモリ14に書き込む。

# [0018]

このメモリ14に書き込まれた転送データは送信側制御部16からのアドレス(SA2)と読み出しパルス(SR1)により、データ(SD2)として読み出されてメモリ18に供給され、送信側制御部16からのアドレス(SA2)と書き込みパルス(SW2)によりメモリ18に書き込まれる。メモリ18は転送データ(SD2)をメインユニット10の外部に出力する所定の出力タイミングまで一時的に保持しておくためのFIFOである。メモリ18に書き込まれたデータは送信側制御部16よりのアドレス(SA3)と読み出しパルス(SR2)により主信号を送出していない時間にデータ(SD3)として読み出される。

## [0019]

MUX(多重部)20は、送信側の主信号のオーバーヘッドの空き領域にデータ(SD3)を時分割多重し外部に出力する。MUX20ではメモリ18からのデータ(SD3)を送信側制御部16よりのメモリ18に与えられるアドレス(SA3)と同期した送信側先頭タイミング(ST)を先頭として、そのタイミングから一定位置の主信号中のオーバヘッド(空き領域)に転送データを多重し、転送データ(D1n)として信号路21に出力する。

#### [0020]

なお、送信側制御部16はメモリ14、メモリ18、MUX20及び後述の受信側制御部44に供給するために、アドレス(SA2), (SA3), 書き込みパルス(SW2), 読み出しパルス(SR1), (SR2), 送信側先頭タイミング(ST)、受信側基準タイミング(RT1)を生成する。この送信側先頭タイミング(ST)が本データ転送のマスタタイミングとなる。

# [0021]

複数のスレーブユニット12-1~12-nそれぞれのDEMUX(多重分離

部)22は、メインユニット10から信号路21を通して転送されるデータ(D1n)を受信し、受信先頭タイミングを検出して受信側制御部24に渡すと共に、転送データ(D1n)の中から自ユニット分の主信号を分離し、更に、自ユニット分の主信号のオーバーヘッド位置のデータ(RiD1)を分離する。そして、このオーバーヘッド位置のデータ(オーバーヘッドデータ)をメモリ26と割り込み検出部28に供給する。但し、i=1~nである。

## [0022]

メモリ26は、受信側制御部24からのアドレス(RiA1)と書き込みパルス (RiW1)により受信データから分離されたオーバーヘッドデータを書き込まれる。

## [0023]

割り込み検出部28は、受信側制御部24よりのアドレス(RiA1)と受信データ(RiD1)により受信データ中の割り込みの有無を検出し、割り込みが検出されれば図示しない後段の制御部に対して割り込みの通知(RiIRQ)を行う。この割り込みがあると、制御部はアドレス(RiA2)と読み出しパルス(RiR2)をメモリ26に供給し、メモリ26からデータ(RiD2)の読み出しを指示する。

#### [0024]

また、上記後段の制御部から割り込み解除に相当するアドレス(RiA1)を書き込みパルス(RiW1)で書き込みアクセスされることにより割り込みを解除される。また、受信側制御部24はメモリ26と割り込み検出部28及び後述する送信側制御部34に供給するために、アドレス(RiA1),書き込みパルス(RiW1),送信側基準タイミング(SiT1)を生成する。

#### [0025]

図2は、本発明のデータ転送装置におけるn:1データ転送部分の一実施例のブロック図を示す。同図中、複数のスレーブユニット12-1~12-nそれぞれのメモリ30はスレーブユニット12-i側からの転送データの書き込み用メモリであり、スレーブユニット12-iは割り込み情報(割り込みフラグ)を含む転送データをデータバス(SiD1)からメモリ30に与え、送信相手のメイ

ンユニット10に相当するアドレスをアドレスバス(SiA1)よりメモリ30に与え、更に、書き込みパルス(SiW1)をメモリ30に与えて、上記転送データをメモリ30に書き込む。

[0026]

このメモリ30に書き込まれた転送データは、送信側制御部34からのアドレス(SiA2)と読み出しパルス(SiR1)により、データ(SiD2)として読み出されてメモリ32に供給され、送信側制御部34からのアドレス(SA2i)と書き込みパルス(SiW2)によりメモリ32に書き込まれる。メモリ32は転送データ(SiD2)をスレーブユニット12ーiの外部に出力する所定の出力タイミングまで一時的に保持しておくためのFIFOである。メモリ32に書き込まれたデータは送信側制御部34よりのアドレス(SiA3)と読み出しパルス(SiR2)により主信号を送出していない時間にデータ(SiD3)として読み出される。

[0027]

MUX36は送信側の主信号のオーバーヘッドの空き領域にデータ(SiD3)を時分割多重し外部に出力する。MUX36ではメモリ32からのデータ(SiD3)を送信側制御部34よりのメモリ32に与えられるアドレス(SiA3)と同期した送信側先頭タイミング(SiT2)を先頭として、そのタイミングから一定位置の主信号中のオーバヘッド(空き領域)に転送データを多重し、転送データ(Di1)として信号路38に出力する。

[0028]

なお、送信側制御部 34 はメモリ 30、メモリ 32、MUX 36 に供給するために、アドレス(SiA2), (SiA3), 書き込みパルス(SiW2), 読み出しパルス(SiR1), (SiR2), 送信側先頭タイミング(SiT2)を生成する。

[0029]

メインユニット10のDEMUX42はスレーブユニット12-iから転送される転送データ(Din)を受信してその中から主信号とオーバーヘッド位置のデータ(オーバーヘッドデータ)を分離する。DEMUX42ではスレーブユニ

ット12-iよりの転送データ(Din)を受信し、受信側制御部44からの受信側先頭タイミング(RT2)により、主信号とオーバーヘッドデータを分離してオーバーヘッド位置のデータ(RD1)をメモリ46と割り込み検出部48に供給する。

[0030]

メモリ46は受信側制御部44からのアドレス(RA1)と書き込みパルス(RW1)により受信データから分離されたオーバーヘッドデータを書き込まれる。書き込まれた受信データは後段の制御部からのアドレス(RA2)と読み出しパルス(RR2)によりデータ(RD2)として読み出される。

[0031]

割り込み検出部48はスレーブユニット側のユニット単位でオーバーヘッドデータ中の割り込みフラグから割り込みの有無を検出し、割り込み(RIRQ)を通知するものである。割り込み検出部48では受信側制御部44よりのアドレス(RA1)と受信データ(RD1)により受信データ中の割り込みの有無を検出し、割り込みが検出されれば割り込み情報の通知(RIRQ1)をマスク部50に対して行う。

[0032]

マスク部50は、割り込み情報の通知をスレーブユニット側のユニット単位でマスクするものである。マスク部50では、メインユニット10からアドレス(RA2)とデータ(RD2)で指定されて書き込みパルス(RW1)により予め書き込まれた設定内容が任意のスレーブユニット12-iのマスクを指示していれば、割り込み検出部48からの割り込み情報(RIRQ1)を割り込み発生の有無にかかわらず、指定されたスレーブユニット12-iの割り込みを無効にするようマスクを行う。

[0033]

このマスク部50でマスクされなかった割り込み情報(RIRQ1)はそのまま割り込み通知(RIRQ2)としてメインユニット10に供給される。この割り込みにより、メインユニット10はメモリ46の受信データ(RD2)をアドレス(RA2)と読み出しパルス(RR1)により読み出す。この読み出しの後

に、割り込み検出部48及びマスク部50は割り込み解除アドレス(RA2)の書き込みアクセスにより割り込み通知(RIRQ2)は解除される。

[0034]

受信側制御部44は送信側制御部16よりの受信側基準タイミング(RT2) により、メモリ46と割り込み検出部48及びDEMUX42に対して、アドレス(RA1),書き込みパルス(RW1),受信側先頭タイミング(RT2)を生成する。

[0035]

次に、実際に信号路21,38を転送される信号について説明する。

[0036]

本実施例では、メインユニット10から複数のスレーブユニット12-1~12-nそれぞれに対して設定情報や要求等のデータを送信する場合、この転送データは1パケットのデータ長が24バイトの固定長であり、(23バイトのデータ+最終1バイトの割り込みフラグ)で構成される。割り込みフラグは値がAAhのとき割り込み発生ありを表し、その他の値で割り込み発生なしを表わす。

[0037]

また、複数のスレーブユニット12-1~12-nそれぞれからメインユニット10に対してリードバック情報、エラーレートやアラーム等のパフォーマンス情報等のデータを送信する場合、ショートプログラムとロングパケットのいずれかを選択できる。この転送データはショートパケットの場合1パケットのデータ長が96バイトの固定長であり、95バイトのデータ+最終1バイトの割り込みフラグで構成される。この場合、割り込みフラグは値がAAhのとき割り込み発生ありを表し、その他の値で割り込み発生なしを表わす。

[0038]

また、ロングパケットの場合1パケットのデータ長が960バイトの固定長であり、(95バイトのデータ+1バイトの無効情報)×8+95バイトのデータ+最終1バイトの割り込みフラグ+96バイトの無効情報、で構成される。この場合、割り込みフラグは値が99hのとき割り込み発生ありを表し、その他の値で割り込み発生なしを表わす。

[0039]

図3は、主信号のマルチフレームフォーマットを示す。実際には主信号は5シェルフよりなりなるが、図3にはそのうちの1シェルフ分を示している。同図中、各フレームのタイムスロット1a~24aが主信号の領域であり、タイムスロット25a~27aがオーバーヘッド(空き領域)、つまり転送データを多重する領域である。上記12フレーム分のタイムスロット25a~27aをスレーブコニット12-1~12-240に対応する送信先チャネル1~240(CH#1~CH#240)それぞれに割り当てられる。

[0040]

図4 (A), (B), (C)は、第1フレームのタイムスロット25 a  $\sim$  27 a それぞれの詳細な構成を示しており、この第1フレームのタイムスロット1 a  $\sim$  24 a には、送信先チャネル1  $\sim$  20 (CH#1  $\sim$  CH#20) が割り当てられる。

[0041]

また、図5は、メインユニット10からスレーブユニット12-1~12-n に送信するマルチフレームのオーバーヘッドのマルチフレームフォーマット、及 びスレーブユニット12-1~12-nからメインユニット10に送信する際の ショートパケット及びロングパケットのマルチフレームフォーマットを示す。

[0042]

更に、図6(A)は、信号路21,38を転送される信号の各フレーム3バイトのオーバーヘッドのうちの先頭バイトの値を16進で表示しており、図6(B)は、信号路21,38を転送される信号の位相差を示している。

[0043]

 イトは、図6(A)に示すと同様に値FEhとされている。

# [0044]

スレーブユニット12-1~12-nからメインユニット10に送信される転送データはロングパケットの場合は960バイトで720ms周期で送信される。このため、上記720msの先頭を指示するオーバーヘッドの先頭1バイトは、図6(A)に示すように値FChとされている。なお、ショートパケットの場合は96バイトで72ms周期で送信され、上記72msの先頭を指示するオーバーヘッドの先頭1バイトは値FEhである。

# [0045]

図7は、スレーブユニット12-1~12-nそれぞれの割り込み検出部28における割り込み検出タイミングを示す。前述のように、転送データは1パケットのデータ長が24バイトで23バイトのデータ+最終1バイトの割り込みフラグから構成されているため、図7に矢印で示す18ms周期の最終1バイトの割り込みフラグの値がAAhであるか否かを判別する。

#### [0046]

図8は、メインユニット10の割り込み検出部48における割り込み検出タイミングを示す。前述のように、ロングパケットの場合1パケットのデータ長が960バイトの固定長で、図8(A)に示す(95バイトのデータ+1バイトの無効情報)×8+95バイトのデータ+最終1バイトの割り込みフラグ(割り込みを99hで指示)+96バイトの無効情報、で構成されており、ショートパケットの場合1パケットのデータ長が96バイトの固定長で、図8(B)に示す95バイトのデータ+1バイトの割り込みフラグで構成されている。このため、割り込み検出部48では、図8(B)に矢印で示す72ms周期の最終1バイトの割り込みフラグの値がAAhまたは99hであるか否かを判別し、割り込みフラグの値がAAhの場合にはショートパケットであると認識し、割り込みフラグの値が99hの場合にはロングパケットであると認識する。

#### [0047]

このように、本発明によれば、固定長のメッセージオリエンテッドな転送データを用いて1:nまたはn:1のデータ転送を行うので複数のスレーブユニット

におけるハードウエア及びソフトウエアの規模を比較的小さくできる。

[0048]

なお、メモリ14が請求項記載の第1メモリに対応し、メモリ18が第2メモリに対応し、MUX20が第1多重部に対応し、DEMUX22が第1多重分離部に対応し、メモリ26が第3メモリに対応し、割り込み検出部28が第1割り込み検出部に対応し、メモリ30が第4メモリに対応し、メモリ32が第5メモリに対応し、MUX36が第2多重部に対応し、DEMUX42が第2多重分離部に対応し、メモリ46が第6メモリに対応し、割り込み検出部48が第2割り込み検出部に対応する。

[0049]

(付記1) 単一のメインユニットと複数のスレーブユニット間で転送データ を転送するユニット間データ転送方法において、

前記メインユニットで、スレーブユニットに対する固定長の転送データを前記 メインユニットから前記複数のスレーブユニットに送信される主信号のオーバー ヘッドに多重して送信し、

前記複数のスレーブユニットで、受信した主信号のオーバーヘッドに多重され た転送データを分離し、

前記複数のスレーブユニットで、メインユニットに対する固定長の転送データ を前記複数のスレーブユニットから前記メインユニットに送信される主信号のオ ーバーヘッドに多重して送信し、

前記メインユニットで、受信した主信号のオーバーヘッドに多重された固定長 の転送データを分離する

ことを特徴とするユニット間データ転送方法。

[0050]

(付記2) 複数のスレーブユニットとの間で転送データを転送するメインユニットにおいて、

割り込み情報を含む固定長の転送データを複数のスレーブユニットそれぞれに 対応するアドレスに格納する第1メモリと、

前記第1メモリから読み出された転送データを複数のスレーブユニットそれぞ

れに対応するアドレスに格納し、前記メインユニットから前記複数のスレーブユニットに送信される主信号のオーバーヘッドに対応するタイミングで読み出す第 2メモリと、

前記第2メモリから読み出された転送データを前記主信号のオーバーヘッドに 多重して前記複数のスレーブユニットに送信する第1多重部とを

有することを特徴とするメインユニット。

[0051]

(付記3) メインユニットとの間で転送データを転送する複数のスレーブユニットにおいて、

受信した主信号のオーバーヘッドに多重された自ユニットに対応する転送データを分離する第1多重分離部と、

前記主信号から分離された転送データを格納する第3メモリと、

前記主信号から分離された転送データの割り込み情報から割り込みの有無を、 前記第3メモリから転送データを読み出すために検出する第1割り込み検出部と を

有することを特徴とするスレーブユニット。

[0052]

(付記4) メインユニットとの間で転送データを転送する複数のスレーブユニットにおいて、

割り込み情報を含む固定長の転送データを格納する第4メモリと、

前記第4メモリから読み出された転送データを格納し、前記スレーブユニットから前記メインユニットに送信される主信号のオーバーヘッドにおける自ユニットに対応するタイミングで読み出す第5メモリと、

前記第5メモリから読み出された転送データを前記主信号のオーバーヘッドに 多重して前記メインユニットに送信する第2多重部とを

有することを特徴とするスレーブユニット。

[0053]

(付記5) 複数のスレーブユニットとの間で転送データを転送するにメイン ユニットおいて、 受信した主信号のオーバーヘッドに多重された各スレーブユニットからの転送 データを分離する第2多重分離部と、

前記主信号から分離された転送データを格納する第6メモリと、

前記主信号から分離された転送データの割り込み情報から割り込みの有無を、 前記第3メモリから転送データを読み出すために検出する第2割り込み検出部と を

有することを特徴とするメインユニット。

[0054]

(付記6) 付記1記載のユニット間データ転送方法において、

前記メインユニットに対する固定長の転送データは、固定長の第1パケットと 、前記第1パケットの整数倍の第2パケットのいずれかである

ことを特徴とするユニット間データ転送方法。

[0055]

(付記7) 付記1記載のユニット間データ転送方法において、

前記主信号のオーバーヘッドに多重される転送データ内に転送データの先頭を 表す所定値データを設け、

受信した主信号から分離された転送データ内の所定値データを検出して転送デ ータの先頭を認識する

ことを特徴とするユニット間データ転送方法。

[0056]

(付記8) 付記4記載のスレーブユニットにおいて、

前記メインユニットに対する固定長の転送データは、固定長の第1パケットと 、前記第1パケットの整数倍の第2パケットのいずれかを決定し、

決定した第1、第2パケットに応じて前記割り込み情報の値を決定する ことを特徴とするスレーブユニット。

[0057]

(付記9) 付記5記載のメインユニットにおいて、

前記第2割り込み検出部は、前記主信号から分離された転送データの割り込み 情報の値から、転送データが固定長の第1パケットと前記第1パケットの整数倍 の第2パケットのいずれであるかを検出する ことを特徴とするメインユニット。

[0058]

(付記10) 付記5記載のメインユニットにおいて、

前記割り込み検出部の出力する検出信号をスレーブユニット単位で無効とする マスク部を

有することを特徴とするメインユニット。

[0059]

## 【発明の効果】

上述の如く、請求項1に記載の発明は、メインユニットで、スレーブユニットに対する固定長の転送データを前記メインユニットから複数のスレーブユニットに送信される主信号のオーバーヘッドに多重して送信し、複数のスレーブユニットで、受信した主信号のオーバーヘッドに多重された転送データを分離し、複数のスレーブユニットで、メインユニットに対する固定長の転送データを複数のスレーブユニットからメインユニットに送信される主信号のオーバーヘッドに多重して送信し、メインユニットで、受信した主信号のオーバーヘッドに多重された固定長の転送データを分離することにより、固定長のメッセージオリエンテッドな転送データを用いて1:nまたはn:1のデータ転送を行うので複数のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さくできる

## [0060]

請求項2に記載の発明は、割り込み情報を含む固定長の転送データを複数のスレーブユニットそれぞれに対応するアドレスに格納する第1メモリと、第1メモリから読み出された転送データを複数のスレーブユニットそれぞれに対応するアドレスに格納し、メインユニットから複数のスレーブユニットに送信される主信号のオーバーヘッドに対応するタイミングで読み出す第2メモリと、第2メモリから読み出された転送データを前記主信号のオーバーヘッドに多重して前記複数のスレーブユニットに送信する第1多重部とを有することにより、固定長のメッセージオリエンテッドな転送データを用いて1:nのデータ転送を行うので複数

のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さ くできる。

#### [0061]

請求項3に記載の発明は、受信した主信号のオーバーへッドに多重された自ユニットに対応する転送データを分離する第1多重分離部と、主信号から分離された転送データを格納する第3メモリと、主信号から分離された転送データの割り込み情報から割り込みの有無を、前記第3メモリから転送データを読み出すために検出する第1割り込み検出部とを有することにより、1:nのデータ転送が行われた固定長のメッセージオリエンテッドな転送データを特定のスレーブユニットで受信することができる。

## [0062]

請求項4に記載の発明は、割り込み情報を含む固定長の転送データを格納する 第4メモリと、第4メモリから読み出された転送データを格納し、前記スレーブ ユニットから前記メインユニットに送信される主信号のオーバーヘッドにおける 自ユニットに対応するタイミングで読み出す第5メモリと、第5メモリから読み 出された転送データを前記主信号のオーバーヘッドに多重して前記メインユニットに送信する第2多重部とを有することにより、固定長のメッセージオリエンテッドな転送データを用いてn:1のデータ転送を行うので複数のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さくできる。

# [0063]

請求項5に記載の発明は、受信した主信号のオーバーヘッドに多重された各スレーブユニットからの転送データを分離する第2多重分離部と、主信号から分離された転送データを格納する第6メモリと、主信号から分離された転送データの割り込み情報から割り込みの有無を、第3メモリから転送データを読み出すために検出する第2割り込み検出部とを有することにより、n:1のデータ転送が行われた固定長のメッセージオリエンテッドな転送データをメインユニットで受信することができる。

#### [0064]

付記6に記載の発明では、メインユニットに対する固定長の転送データは、固

定長の第1パケットと、第1パケットの整数倍の第2パケットのいずれかである ため、メインユニットに対する短い転送データは第1パケットを用いて転送し、 長い転送データは第2パケットを用いて転送して効率的なデータ転送を行うこと ができる。

#### [0065]

付記7に記載の発明では、主信号のオーバーヘッドに多重される転送データ内に転送データの先頭を表す所定値データを設け、受信した主信号から分離された転送データ内の所定値データを検出して転送データの先頭を認識することにより、スレーブユニットにおいて転送データの先頭を認識し、自ユニットに対する転送データを誤りなく受信することができる。

# [0066]

付記8に記載の発明では、メインユニットに対する固定長の転送データは、固定長の第1パケットと、第1パケットの整数倍の第2パケットのいずれかを決定し、決定した第1、第2パケットに応じて割り込み情報の値を決定することにより、割り込み情報の値から転送データが第1パケットか第2パケットかをメインユニットで認識可能とすることができる。

#### [0067]

付記9に記載の発明では、第2割り込み検出部は、主信号から分離された転送データの割り込み情報の値から、転送データが固定長の第1パケットと第1パケットの整数倍の第2パケットのいずれであるかを検出することにより、メインユニットで割り込み情報の値から転送データが第1パケットか第2パケットかを認識できる。

#### 【図面の簡単な説明】

## 【図1】

本発明のデータ転送装置における1:nデータ転送部分の一実施例のブロック 図である。

#### 【図2】

本発明のデータ転送装置におけるn:1データ転送部分の一実施例のブロック 図である。

## 【図3】

主信号のマルチフレームフォーマットを示す図である。

#### 【図4】

第1フレームのタイムスロット1a $\sim$ 24aそれぞれの詳細な構成を示す図である。

#### 【図5】

メインユニット10からスレーブユニット12-1~12-nに送信するマルチフレームのオーバーヘッドのマルチフレームフォーマット、及びスレーブユニット12-1~12-nからメインユニット10に送信する際のショートパケット及びロングパケットのマルチフレームフォーマットを示す図である。

# 【図6】

信号路21,38を転送される信号のオーバーヘッドのうちの先頭バイトの値 及び位相差を示す図である。

# 【図7】

スレーブユニット12-1~12-nそれぞれの割り込み検出部28における割り込み検出タイミングを示す図である。

#### 【図8】

#### 【符号の説明】

- 10 メインユニット
- 12-1~12-n スレーブユニット
- 14, 18, 26, 30, 32, 46, 48 メモリ
- 16,34 送信側制御部
- 20, 36 MUX (多重部)
- 21,38 信号路
- 22, 42 DEMUX (多重分離部)
- 24,44 受信側制御部
- 28,48 割り込み検出部


50 マスク部

【書類名】

図面


【図1】

本発明のデータ転送装置における1:nデータ転送部分の一実施例のブロック図



【図2】

# 本発明のデータ転送装置におけるn:1データ転送部分の一実施例のブロック図



【図3】

# 主信号のマルチフレームフォーマットを示す図

	<b>对</b> 列CH 華中	←CH#1~20	←CH#21~40	←CH#41~60	←CH#61~80	←CH#81~100	←CH#101~120	←CH#121~140	←CH#141~160	←CH#161~180	←CH#181~200	←CH#201~220	←CH#221~240	
	27a	D1-3	D2-3	D3-2 D3-3	D4-3	D5-3	D6-3	D7-3	D8-3	D9-3	D10-3	D11-3	D12-3	
	26a	D1-1 D1-2 D1-3	D2-1 D2-2 D2-3		D4-2 D4-3	D5-2 D5-3	De-2	D7-1 D7-2 D7-3	D8-1 D8-2 D8-3	D9-2 D9-3	D10-1 D10-2 D10-3	D11-1 D11-2 D11-3	D12-1 D12-2 D12-3	
	25a	01-1	D2-1	D3-1	D4-1	D2-1	D-90	D7-1	D8-1	D9-1	D10-1	D11-1	D12-1	
	24a													
-Slot	23a													
Time-Slot	22a													
													二	=
	6а													
	5a													
	<b>4</b> a													
	3а						-						$\neg$	
	2a													
	1a												$\neg$	
Frame	No.	1	2	3	4	2	9		8	6	10	11	12	

【図4】

# 第1フレームのタイムスロット1a~24aそれぞれの詳細な構成を示す図

					25a		1[			
					D1-1		1Г			
	CH#1	CH#2	CH#3	CH#4	CH#5		11	CH#18	CH#19	CH#20
	bit8	bit8	bit8	bit8	bit8		$\Gamma$	bit8	bit8	bit8
	bit7	bit7	bit7	bit7	bit7			bit7	_bit7	bit7
(A)	bit6	bit6	bit6	bit6	bit6			bit6	bit6	bit6
	bit5	bit5	bit5	bit5	bit5			bit5	bit5	bit5
	bit4	bit4	bit4	bit4	bit4	П	Г	bit4	bit4	bit4
	bit3	bit3	bit3	bit3	bit3	П		bit3	bit3	bit3
	bit2	bit2	bit2	bit2	bit2	П	$\Gamma$	bit2	bit2	bit2
	bit1	bit1	bit1	bit1	bit1			bit1	bit1	bit1
					26a		Ϊr			
				11						
	CH#1	CH#2	CH#3	CH#4	D1-2 CH#5	Γ	11	ICH#18	CH#19	CH#20
	bit8	bit8	bit8	bit8	bit8			bit8	bit8	bit8
(B)	bit7	bit7	bit7	bit7	bit7			bit7	bit7	bit7
	bit6	bit6	bit6	bit6	bit6			bit6	bit6	bit6
	bit5	bit5	bit5	bit5	bit5		Г	bit5	bit5	bit5
	bit4	bit4	bit4	bit4	bit4	П	Γ	bit4	bit4	bit4
	bit3	bit3	bit3	bit3	bit3	П	Г	bit3	bit3	bit3
	bit2	bit2	bit2	bit2	bit2			bit2	bit2	bit2
	bit1	bit1	bit1	bit1_	bit1		íΣ	bit1	bit1	bit1
					27a		11			· · · · · ·
				H						
(C)	CH#1	CH#2	CH#3	CH#4	D1-3 CH#5		上	CH#18	CH#19	CH#20
	bit8	bit8	bit8	bit8	bit8			bit8	bit8	bit8
	bit7	bit7	bit7	bit7	bit7			bit7	bit7	bit7
	bit6	bit6	bit6	bit6	bit6			bit6	bit6	bit6
	bit5	bit5	bit5	bit5	bit5			bit5	bit5	bit5
	bit4	bit4	bit4	bit4	bit4	П	Γ	bit4	bit4	bit4
	bit3	bit3	bit3	bit3	bit3	П		bit3	bit3	bit3
	bit2	bit2	bit2	bit2	bit2	П		bit2	bit2	bit2
	bit1	bit1	bit1	bit1	bit1		$\Gamma$	bit1	bit1	bit1


【図5】

メインユニット10からスレーブユニット12-1~12-nに送信するマルチフレームのオーバーヘッドのマルチフレームフォーマット、及びスレーブユニット12-1~12-nからメインユニット10に送信する際のショートパケット及びロングパケットのマルチフレームフォーマットを示す図

			720ms(Dn1ロングパケット)								
		•	72ms(Dn1ショートパケット) 18ms(D1n)								
- T	CH#221~240	12Frame 25a 26a 27a 012-1 012-2 012-3			12Frame DFD48  D12-096 D12-096 12Frame	DF096 [D12-19] [D12-192] 12Frame DF432 [D12-863][D12-864] 12Frame DF480 [D12-959][D12-960]					
	CH#201 ~220	11Frame   12Frame   12Frame   12Frame   125a   28a   27a   25a   28a   27a   211-1   211-2   2112-3	11Frame 12Frame   12Fram	11Frame 12Frame 12Frame 12Frame 12Frame 12Frame 11Frame 12Frame 12Fr	11 Frame 12 Frame 12 Frame 12 Frame 15 Frame 11 Frame 12 Frame 12 Frame	MF96   DF096   D1-191   D1-192   DF096   D2-191   D2-192   DF096   D4-191   D4-192   (  DF096   D11-191   D11-192   DF096   D12-191   D12-192   D12-192   D12-192   D12-192   D12-192   D12-193   D1					
	CH#61∼80	4Frame 25a 26a 27a D4-1 D4-2 D4-3		2Frame         3Frame         4Frame           D2-021 D2-022 DF011 D3-021 D3-022 DF011 D4-021 D4-022 (         2Frame           2Frame         3Frame         4Frame           102-023 D2-024 DF012 D3-023 D3-024 DF012 D4-023 D4-024 (         1	1Frame         3Frame         4Frame           DF048  D1-095 D1-096  DF048  D2-096  DF048  D3-096  DF048  D4-095 D4-096          DF048  D4-095 D4-096            1Frame         3Frame         4Frame	DF096   D1-191   D1-192   DF096   D2-191   D2-192   DF096   D3-191   D3-192   DF096   D4-191   D4-192   D4-19					
1.5mS	CH#41∼60	3Frame 25a 26a 27a 03-1 03-2 03-3	3Frame DF001 [D3-001 [D3-002] 3Frame DF002 [D3-003]	3Frame DF011 [D3-021 [D3-022 3Frame DF012 [D3-023 [D3-024	3Frame DF048  D3-095 D3-096	DF096   D3-191   D3-192   1					
	CH#21~40	25a 26a 27a D2-1 D2-2 D2-3	2Frame DF001 [D2-001 [D2-002 2Frame DF002 [D2-003]D2-004	2Frame DF011  D2-021  D2-022   2Frame DF012  D2-023  D2-024	2Frame DF048  D2-095 D2-096 2Frame	DF096   D2-191   D2-192 2Frame DF432   D2-863   D2-864 2Frame DF480   D2-959   D2-960					
	125 µ S(80パイト) CH#1~20	1Frame 25a 26a 27a 01-1 01-2 01-3	Frame   4Frame   4F	15   15   15   15   15   15   15   15	1Frame DF048 D1-095 D1-096 1Frame	NF96   DF096   D1-191   D1-192   DF096   D2-191   D2-192   DF096   D4-191   D4-192   DF096   D4-191   D4-192   DF096   D4-191   D4-192   DF096   D4-191   D4-192   D7-192					
_			MF1	MF11	MF48	MF432 MF432 MF480					


【図6】

信号路21,38を転送される信号のオーバーヘッドのうちの先頭バイトの値及び位相差を示す図




【図7】

スレーブユニット12-1~12-nそれぞれの割り込み検出部28における割り込み 検出タイミングを示す図



【図8】

# メインユニット10の割り込み検出部48における割り込み検出タイミングを示す図



【書類名】 要約書

【要約】

【課題】 本発明は、複数のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さくできるユニット間データ転送方法及びその装置を提供することを目的とする。

【解決手段】 メインユニットで、スレーブユニットに対する固定長の転送データをメインユニットから前記複数のスレーブユニットに送信される主信号のオーバーヘッドに多重して送信し、複数のスレーブユニットで、受信した主信号のオーバーヘッドに多重された転送データを分離し、複数のスレーブユニットで、メインユニットに対する固定長の転送データを複数のスレーブユニットからメインユニットに送信される主信号のオーバーヘッドに多重して送信し、メインユニットで、受信した主信号のオーバーヘッドに多重された固定長の転送データを分離することにより、固定長のメッセージオリエンテッドな転送データを用いて1: nまたはn:1のデータ転送を行うので複数のスレーブユニットにおけるハードウエア及びソフトウエアの規模を比較的小さくできる。

【選択図】 図1

# 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社